LVDS差分晶振采用Virtex-EFPGA的多點(diǎn)應(yīng)用
來(lái)源：http://www.hhamai.cn 作者：金洛鑫電子 2019年03月16
LVDS在百度百科上的定義是一種低電源電壓，穩(wěn)定性高的差分信號(hào)，1994才被提出并開(kāi)始研發(fā)應(yīng)用，這種信號(hào)傳輸模式目前已廣泛使用在石英晶體振蕩器里，使頻率元件與數(shù)據(jù)傳輸和接口技術(shù)相結(jié)合。LVDS輸出的石英水晶組合，叫做LVDS差分晶振，應(yīng)用在頻率元件里可具有低相位抖動(dòng)，低相位噪聲等高性能。LVDS的英文全稱(chēng)是Low-Voltage Differential Signaling，也就是低壓差分信號(hào)的意思。
本文介紹了如何將LVDS信號(hào)用于采用Virtex-EFPGA的高性能多點(diǎn)應(yīng)用。多點(diǎn)LVDS允許許多接收器由一個(gè)Virtex-ELVDS驅(qū)動(dòng)器驅(qū)動(dòng)。仿真結(jié)果表明，此處描述的參考設(shè)計(jì)將工作在DC至311Mbits/s。本文包括DC規(guī)范，微帶線(xiàn)和布局指南。憑借簡(jiǎn)單的源和差分端接，Virtex-EFPGA可直接驅(qū)動(dòng)多點(diǎn)LVDS，取代昂貴的TTL-LVDS驅(qū)動(dòng)器和接收器，從而減少電路板面積和高性能應(yīng)用的偏斜。Virtex-E驅(qū)動(dòng)器通過(guò)吸收源上的任何反射能量而不是將其傳遞到線(xiàn)路上，實(shí)際上改善了其他LVDS驅(qū)動(dòng)器的信號(hào)完整性。這項(xiàng)創(chuàng)新可在具有多達(dá)20個(gè)LVDS接收器的多點(diǎn)線(xiàn)路上實(shí)現(xiàn)311Mb/s信號(hào)傳輸，在參考設(shè)計(jì)中跨越4英尺以上，具有高信號(hào)完整性和抗噪性。
LVDS使用差分信號(hào)來(lái)提高單端技術(shù)的抗噪性。多點(diǎn)LVDS允許許多接收器由一個(gè)Virtex-ELVDS驅(qū)動(dòng)器驅(qū)動(dòng)。Virtex-EFPGA真正的差分LVDS輸入和輸出能力實(shí)現(xiàn)了這種多點(diǎn)應(yīng)用。Virtex-E多點(diǎn)LVDS驅(qū)動(dòng)器可以驅(qū)動(dòng)具有20比1扇出的線(xiàn)路，使Virtex-ELVDS適用于各種高負(fù)載應(yīng)用。Virtex-ELVDS驅(qū)動(dòng)器省去了昂貴的TTL-LVDS轉(zhuǎn)換器，實(shí)現(xiàn)了邏輯與高速差分信號(hào)的直接接口。這種集成減少了信號(hào)偏移，并減少了實(shí)現(xiàn)高性能應(yīng)用所需的電路板面積。
多點(diǎn)LVDS電路：
圖1顯示了典型的多點(diǎn)LVDS應(yīng)用。左側(cè)LVDS驅(qū)動(dòng)器的Q和Q輸出沿著多點(diǎn)線(xiàn)的長(zhǎng)度串行連接到LVDS接收器的輸入。電阻器RT在多點(diǎn)線(xiàn)路的末端并行地終止Q和Q信號(hào)。在具有接地層的標(biāo)準(zhǔn)PC板上制作的簡(jiǎn)單微帶線(xiàn)足以滿(mǎn)足此應(yīng)用。
圖1：典型的多點(diǎn)LVDS應(yīng)用
用于多點(diǎn)LVDS的微帶傳輸線(xiàn)：
微帶線(xiàn)是PCB的頂層或底層上的PCB（印刷電路板）跡線(xiàn)，位于下一個(gè)內(nèi)層的地平面或電源平面上。圖2顯示了微帶傳輸線(xiàn)的橫截面。走線(xiàn)寬度（w），走線(xiàn)平面上方的走線(xiàn)高度（h），走線(xiàn)厚度（t）以及PCB的相對(duì)介電常數(shù)（?r）決定了微帶特性阻抗（Z0）。表1總結(jié)了圖2中微帶的特征阻抗，了解使用1盎司銅的FR4PCB上w和h的典型值。
圖2：微帶傳輸線(xiàn)的橫截面
表1：w和h的典型值的微帶阻抗。
筆記：
t=1.4密耳（1盎司銅）
∑r=4.5（高頻時(shí)的典型FR4）
1000密耳=1英寸=25.4毫米
阻抗誤差=?2％
平面上方的跡線(xiàn)寬度和高度四舍五入到最接近的密耳，以便于布局和制造。注意微帶傳輸線(xiàn)阻抗隨w/h比近似恒定。w/h比為4，大致為Z0=29至30歐姆。w/h比為1.6，得到大約Z0=51至52歐姆。使用w/h比近似，可以估計(jì)具有任何平面間距的微帶的特征阻抗。圖3是Virtex-E多點(diǎn)LVDS驅(qū)動(dòng)器的示例布局，左側(cè)是源電阻和電容，右側(cè)是終端電阻。
圖3：Virtex-E多點(diǎn)LVDS驅(qū)動(dòng)器的物理布局
筆記：
所示的所有PCB走線(xiàn)都是29Ω微帶。
表2.可以使用與Rs和Rdiv串聯(lián)的更高阻抗
多點(diǎn)LVDSDC規(guī)范：
LVDS輸出通常驅(qū)動(dòng)a±350mV的電壓擺幅（Q-Q），Q和Q的平均值（Q+Q）/2有時(shí)稱(chēng)為偏移電壓或共模電壓。典型的LVDS貼片振蕩器輸出共模電壓為1.25V，由LVDS驅(qū)動(dòng)器設(shè)置。表2總結(jié)了LVDS的DC規(guī)范。
表2：標(biāo)準(zhǔn)LVDSDC規(guī)范
從Virtex-E器件驅(qū)動(dòng)多點(diǎn)LVDS
圖4顯示了Virtex-ELVDS線(xiàn)路驅(qū)動(dòng)器的完整原理圖，該驅(qū)動(dòng)器以多點(diǎn)配置驅(qū)動(dòng)20個(gè)LVDS接收器。接收器是Virtex-E接收器或其他現(xiàn)成的LVDS接收器。LVDS信號(hào)由左側(cè)的Virtex-ELVDS驅(qū)動(dòng)器驅(qū)動(dòng)，并在OUT[1:20]和OUT[1:20]處以?xún)蓷l29歐姆傳輸線(xiàn)和短截線(xiàn)連接到所有20個(gè)LVDS接收器。節(jié)點(diǎn)。每個(gè)LVDS接收器每2.5英寸輕觸主多點(diǎn)線(xiàn)路，多點(diǎn)線(xiàn)路長(zhǎng)度為50英寸。每個(gè)LVDS接收器抽頭線(xiàn)的最大短截線(xiàn)長(zhǎng)度為1英寸，傳輸線(xiàn)對(duì)地阻抗為50歐姆，兩個(gè)短截線(xiàn)之間的差分阻抗為100歐姆。放置一個(gè)44歐姆的終端電RT。
在靠近最終LVDS接收器的LVDS_TERM和LVDS_TERM節(jié)點(diǎn)的右側(cè)。電阻RS和RDIV衰減來(lái)自Virtex-ELVDS驅(qū)動(dòng)器的信號(hào)，Vcco=2.5V，并為29歐姆傳輸線(xiàn)提供22歐姆源阻抗（串聯(lián)端接）。該設(shè)計(jì)需要22歐姆的源阻抗，因?yàn)長(zhǎng)VDS接收器的額外負(fù)載將29歐姆線(xiàn)路平均降低到22歐姆的有效阻抗。電容CSLEW降低了Virtex-ELVDS驅(qū)動(dòng)器的壓擺率，從而減少了反射，減少了接收器的振鈴。
圖4：Virtex-E20負(fù)載多點(diǎn)LVDS原理圖
為什么29歐姆傳輸線(xiàn)的兩端終止22歐姆終端？答案在于傳輸線(xiàn)的行為。當(dāng)電容式接收器和短截線(xiàn)對(duì)傳輸線(xiàn)進(jìn)行負(fù)載時(shí)，額外的電容會(huì)降低有效阻抗。圖4中的接收器的有效負(fù)載電容約為9pF，包括接收器電容，走線(xiàn)和短截線(xiàn)電容。在29歐姆線(xiàn)路上每2.5英寸放置一個(gè)9pF電容器，將線(xiàn)路降至22歐姆。因此，如果線(xiàn)路端接到22歐姆，則反射最小化。有關(guān)有效傳輸線(xiàn)阻抗的更多信息，請(qǐng)參閱HowardW.Johnson，“高速數(shù)字設(shè)計(jì)：黑魔法手冊(cè)”，1993年，第172-174頁(yè)。等間距電容負(fù)載部分提供以下等式：
如果Z0=ÖL/C.
其中L=電感/單位長(zhǎng)度
C=電容/單位長(zhǎng)度
和CL=每個(gè)負(fù)載的電容
N=負(fù)載數(shù)量
H=傳輸線(xiàn)的總長(zhǎng)度
然后Z0EFF=ÖL/[C+N*CL/H]
盡管傳輸線(xiàn)使用的阻抗低于表2中使用的典型阻抗，但所有電壓擺幅均符合LVDS標(biāo)準(zhǔn)。這意味著任何LVDS接收器都可以在此多點(diǎn)線(xiàn)路上正常工作。實(shí)際上，較低的阻抗會(huì)導(dǎo)致更寬的走線(xiàn)，從而減少沿多點(diǎn)線(xiàn)路的電感和趨膚效應(yīng)損耗。
這兩條29歐姆單端傳輸線(xiàn)可以是微帶線(xiàn)，帶狀線(xiàn)，也可以是58歐姆雙絞線(xiàn)或類(lèi)似平衡差分傳輸線(xiàn)的單端等效線(xiàn)路。有關(guān)LVDS中使用的傳輸線(xiàn)和終端的討論，請(qǐng)參見(jiàn)Xilinx應(yīng)用筆記XAPP230中的附錄A“LVDSI/O標(biāo)準(zhǔn)”。
多點(diǎn)Virtex-ELVDS線(xiàn)路驅(qū)動(dòng)器符合表2中規(guī)定的所有標(biāo)準(zhǔn)ANSI/TIA/EIA-644LVDS接口標(biāo)準(zhǔn)DC輸入電平。輸出共模電壓通常平均為VCCO/2。RS，RDIV和CSLEW的元件值推導(dǎo)可以在第10頁(yè)的附錄B中找到.Virtex-ELVDS的直流性能符合或超過(guò)表2中所示的ANSI/TIA/EIA-644LVDS接口標(biāo)準(zhǔn)規(guī)范。
圖4中的Virtex-E多點(diǎn)LVDS終端與其他LVDS源終端的不同之處在于它實(shí)際上吸收了源處的反射能量。雖然大多數(shù)LVDS驅(qū)動(dòng)器的行為類(lèi)似于具有高輸出阻抗的電流源，但Virtex-E多-LVDS線(xiàn)路驅(qū)動(dòng)器的行為類(lèi)似于與22歐姆電阻器并聯(lián)的電流源，從而改善了反射信號(hào)的源端接。與其他LVDS驅(qū)動(dòng)器相比，Virtex-ELVDS驅(qū)動(dòng)器的22歐姆源阻抗幾乎可吸收沿多點(diǎn)線(xiàn)分布的容性負(fù)載的所有差分反射，從而降低駐波，下沖和噪聲水平。LVDS_TERM和LVDS_TERM以及傳輸線(xiàn)上的電壓滿(mǎn)足或超過(guò)表2中所示的所有標(biāo)準(zhǔn)LVDS有源晶振輸出電平。
Virtex-EFPGA發(fā)送和接收多點(diǎn)LVDS。對(duì)于-7Virtex-E速度等級(jí)，最大數(shù)據(jù)速率為311Mb/s或155.5MHz時(shí)鐘.Virtex-ELVDS驅(qū)動(dòng)器由于其匹配的源阻抗，與其他現(xiàn)成LVDS驅(qū)動(dòng)器相比，可顯著改善信號(hào)完整性哪個(gè)系列終止傳輸線(xiàn)并最大限度地減少源反射。在8.25ns（50英寸）的電氣長(zhǎng)度下，最多20個(gè)LVDS接收器可以進(jìn)行可靠的數(shù)據(jù)傳輸，僅受PCB走線(xiàn)中趨膚效應(yīng)損耗的限制。利用LVDS的Virtex-EFPGA消除了昂貴的TTL-LVDS驅(qū)動(dòng)器和LVDS-TTL接收器，減小了電路板面積，減少了信號(hào)延遲偏差，同時(shí)可靠地在芯片，電路板，機(jī)箱和外設(shè)之間長(zhǎng)距離傳輸高速數(shù)據(jù)和時(shí)鐘。
附錄A：Virtex-Emulti-dropLVDS的PCB布局指南，圖4中Virtex-E多點(diǎn)LVDS電路的印刷電路板布局指南如下：
1）需要具有受控傳輸線(xiàn)阻抗的多層印刷電路板。
2）LVDS驅(qū)動(dòng)器和接收器之間的所有傳輸線(xiàn)應(yīng)參考公共接地層，除非通過(guò)雙絞線(xiàn)等平衡差分傳輸線(xiàn)路。對(duì)于雙絞線(xiàn)和其他平衡線(xiàn)路，利用接地屏蔽，在雙絞線(xiàn)電纜的開(kāi)始和結(jié)束處連接到接地層，以允許共模返回電流。如果沒(méi)有可用的屏蔽連接，請(qǐng)?zhí)貏e注意使用對(duì)稱(chēng)和等長(zhǎng)布線(xiàn)，并確保差分對(duì)上的容性負(fù)載平衡，以防止過(guò)度的共模到差模轉(zhuǎn)換。不要將接地平面分開(kāi)在信號(hào)路徑下，因?yàn)檫@會(huì)導(dǎo)致電感增加導(dǎo)致的大的不連續(xù)性。
3）電阻RS和RDIV應(yīng)靠近Virtex-E多輸出LVDS線(xiàn)路驅(qū)動(dòng)器的Virtex-E輸出。將并聯(lián)終端電阻RT靠近多點(diǎn)線(xiàn)路遠(yuǎn)端的最終LVDS輸入。
4）電容CSLEW應(yīng)靠近電阻RS和RDIV。
5）應(yīng)使用源和目標(biāo)之間的多點(diǎn)LVDS信號(hào)對(duì)的對(duì)稱(chēng)和等長(zhǎng)路由，以最大化共模抑制。沿著多點(diǎn)線(xiàn)和短截線(xiàn)在走線(xiàn)之間的間距最小的情況下布線(xiàn)兩個(gè)LVDS信號(hào)。如果跡線(xiàn)間距小于到接地平面的電介質(zhì)厚度，則必須包括差分阻抗效應(yīng)以確定有效傳輸線(xiàn)阻抗，因?yàn)檑E線(xiàn)阻抗將受到兩條跡線(xiàn)之間的差分阻抗的顯著影響。較寬的間距對(duì)阻抗的影響較小。
6）Virtex-E提供專(zhuān)用的LVDS輸入/輸出對(duì)，用于驅(qū)動(dòng)和接收LVDS。從單個(gè)時(shí)鐘驅(qū)動(dòng)的IOB寄存器提供了同步輸入和輸出的便利點(diǎn)。
Virtex-EFPGA是一種可編程邏輯門(mén)陣列，國(guó)內(nèi)研究的學(xué)者和企業(yè)并不多，目前所擁有的相關(guān)資料基本上都是海外的工程和研究人員提供的，LVDS輸出差分晶振采用Virtex-EFPGA不能是近代才被實(shí)現(xiàn)和實(shí)驗(yàn)，以上資料來(lái)源于Pletronics,Inc.公司網(wǎng)站，如有晶振需求或其他相關(guān)資料，請(qǐng)聯(lián)系金洛鑫電子！
本文介紹了如何將LVDS信號(hào)用于采用Virtex-EFPGA的高性能多點(diǎn)應(yīng)用。多點(diǎn)LVDS允許許多接收器由一個(gè)Virtex-ELVDS驅(qū)動(dòng)器驅(qū)動(dòng)。仿真結(jié)果表明，此處描述的參考設(shè)計(jì)將工作在DC至311Mbits/s。本文包括DC規(guī)范，微帶線(xiàn)和布局指南。憑借簡(jiǎn)單的源和差分端接，Virtex-EFPGA可直接驅(qū)動(dòng)多點(diǎn)LVDS，取代昂貴的TTL-LVDS驅(qū)動(dòng)器和接收器，從而減少電路板面積和高性能應(yīng)用的偏斜。Virtex-E驅(qū)動(dòng)器通過(guò)吸收源上的任何反射能量而不是將其傳遞到線(xiàn)路上，實(shí)際上改善了其他LVDS驅(qū)動(dòng)器的信號(hào)完整性。這項(xiàng)創(chuàng)新可在具有多達(dá)20個(gè)LVDS接收器的多點(diǎn)線(xiàn)路上實(shí)現(xiàn)311Mb/s信號(hào)傳輸，在參考設(shè)計(jì)中跨越4英尺以上，具有高信號(hào)完整性和抗噪性。
LVDS使用差分信號(hào)來(lái)提高單端技術(shù)的抗噪性。多點(diǎn)LVDS允許許多接收器由一個(gè)Virtex-ELVDS驅(qū)動(dòng)器驅(qū)動(dòng)。Virtex-EFPGA真正的差分LVDS輸入和輸出能力實(shí)現(xiàn)了這種多點(diǎn)應(yīng)用。Virtex-E多點(diǎn)LVDS驅(qū)動(dòng)器可以驅(qū)動(dòng)具有20比1扇出的線(xiàn)路，使Virtex-ELVDS適用于各種高負(fù)載應(yīng)用。Virtex-ELVDS驅(qū)動(dòng)器省去了昂貴的TTL-LVDS轉(zhuǎn)換器，實(shí)現(xiàn)了邏輯與高速差分信號(hào)的直接接口。這種集成減少了信號(hào)偏移，并減少了實(shí)現(xiàn)高性能應(yīng)用所需的電路板面積。
多點(diǎn)LVDS電路：
圖1顯示了典型的多點(diǎn)LVDS應(yīng)用。左側(cè)LVDS驅(qū)動(dòng)器的Q和Q輸出沿著多點(diǎn)線(xiàn)的長(zhǎng)度串行連接到LVDS接收器的輸入。電阻器RT在多點(diǎn)線(xiàn)路的末端并行地終止Q和Q信號(hào)。在具有接地層的標(biāo)準(zhǔn)PC板上制作的簡(jiǎn)單微帶線(xiàn)足以滿(mǎn)足此應(yīng)用。
圖1：典型的多點(diǎn)LVDS應(yīng)用
微帶線(xiàn)是PCB的頂層或底層上的PCB（印刷電路板）跡線(xiàn)，位于下一個(gè)內(nèi)層的地平面或電源平面上。圖2顯示了微帶傳輸線(xiàn)的橫截面。走線(xiàn)寬度（w），走線(xiàn)平面上方的走線(xiàn)高度（h），走線(xiàn)厚度（t）以及PCB的相對(duì)介電常數(shù)（?r）決定了微帶特性阻抗（Z0）。表1總結(jié)了圖2中微帶的特征阻抗，了解使用1盎司銅的FR4PCB上w和h的典型值。
圖2：微帶傳輸線(xiàn)的橫截面
表1：w和h的典型值的微帶阻抗。
t=1.4密耳（1盎司銅）
∑r=4.5（高頻時(shí)的典型FR4）
1000密耳=1英寸=25.4毫米
阻抗誤差=?2％
平面上方的跡線(xiàn)寬度和高度四舍五入到最接近的密耳，以便于布局和制造。注意微帶傳輸線(xiàn)阻抗隨w/h比近似恒定。w/h比為4，大致為Z0=29至30歐姆。w/h比為1.6，得到大約Z0=51至52歐姆。使用w/h比近似，可以估計(jì)具有任何平面間距的微帶的特征阻抗。圖3是Virtex-E多點(diǎn)LVDS驅(qū)動(dòng)器的示例布局，左側(cè)是源電阻和電容，右側(cè)是終端電阻。
圖3：Virtex-E多點(diǎn)LVDS驅(qū)動(dòng)器的物理布局
所示的所有PCB走線(xiàn)都是29Ω微帶。
表2.可以使用與Rs和Rdiv串聯(lián)的更高阻抗
多點(diǎn)LVDSDC規(guī)范：
LVDS輸出通常驅(qū)動(dòng)a±350mV的電壓擺幅（Q-Q），Q和Q的平均值（Q+Q）/2有時(shí)稱(chēng)為偏移電壓或共模電壓。典型的LVDS貼片振蕩器輸出共模電壓為1.25V，由LVDS驅(qū)動(dòng)器設(shè)置。表2總結(jié)了LVDS的DC規(guī)范。
表2：標(biāo)準(zhǔn)LVDSDC規(guī)范
從Virtex-E器件驅(qū)動(dòng)多點(diǎn)LVDS
在靠近最終LVDS接收器的LVDS_TERM和LVDS_TERM節(jié)點(diǎn)的右側(cè)。電阻RS和RDIV衰減來(lái)自Virtex-ELVDS驅(qū)動(dòng)器的信號(hào)，Vcco=2.5V，并為29歐姆傳輸線(xiàn)提供22歐姆源阻抗（串聯(lián)端接）。該設(shè)計(jì)需要22歐姆的源阻抗，因?yàn)長(zhǎng)VDS接收器的額外負(fù)載將29歐姆線(xiàn)路平均降低到22歐姆的有效阻抗。電容CSLEW降低了Virtex-ELVDS驅(qū)動(dòng)器的壓擺率，從而減少了反射，減少了接收器的振鈴。
圖4：Virtex-E20負(fù)載多點(diǎn)LVDS原理圖
如果Z0=ÖL/C.
其中L=電感/單位長(zhǎng)度
C=電容/單位長(zhǎng)度
和CL=每個(gè)負(fù)載的電容
N=負(fù)載數(shù)量
H=傳輸線(xiàn)的總長(zhǎng)度
然后Z0EFF=ÖL/[C+N*CL/H]
盡管傳輸線(xiàn)使用的阻抗低于表2中使用的典型阻抗，但所有電壓擺幅均符合LVDS標(biāo)準(zhǔn)。這意味著任何LVDS接收器都可以在此多點(diǎn)線(xiàn)路上正常工作。實(shí)際上，較低的阻抗會(huì)導(dǎo)致更寬的走線(xiàn)，從而減少沿多點(diǎn)線(xiàn)路的電感和趨膚效應(yīng)損耗。
這兩條29歐姆單端傳輸線(xiàn)可以是微帶線(xiàn)，帶狀線(xiàn)，也可以是58歐姆雙絞線(xiàn)或類(lèi)似平衡差分傳輸線(xiàn)的單端等效線(xiàn)路。有關(guān)LVDS中使用的傳輸線(xiàn)和終端的討論，請(qǐng)參見(jiàn)Xilinx應(yīng)用筆記XAPP230中的附錄A“LVDSI/O標(biāo)準(zhǔn)”。
多點(diǎn)Virtex-ELVDS線(xiàn)路驅(qū)動(dòng)器符合表2中規(guī)定的所有標(biāo)準(zhǔn)ANSI/TIA/EIA-644LVDS接口標(biāo)準(zhǔn)DC輸入電平。輸出共模電壓通常平均為VCCO/2。RS，RDIV和CSLEW的元件值推導(dǎo)可以在第10頁(yè)的附錄B中找到.Virtex-ELVDS的直流性能符合或超過(guò)表2中所示的ANSI/TIA/EIA-644LVDS接口標(biāo)準(zhǔn)規(guī)范。
圖4中的Virtex-E多點(diǎn)LVDS終端與其他LVDS源終端的不同之處在于它實(shí)際上吸收了源處的反射能量。雖然大多數(shù)LVDS驅(qū)動(dòng)器的行為類(lèi)似于具有高輸出阻抗的電流源，但Virtex-E多-LVDS線(xiàn)路驅(qū)動(dòng)器的行為類(lèi)似于與22歐姆電阻器并聯(lián)的電流源，從而改善了反射信號(hào)的源端接。與其他LVDS驅(qū)動(dòng)器相比，Virtex-ELVDS驅(qū)動(dòng)器的22歐姆源阻抗幾乎可吸收沿多點(diǎn)線(xiàn)分布的容性負(fù)載的所有差分反射，從而降低駐波，下沖和噪聲水平。LVDS_TERM和LVDS_TERM以及傳輸線(xiàn)上的電壓滿(mǎn)足或超過(guò)表2中所示的所有標(biāo)準(zhǔn)LVDS有源晶振輸出電平。
圖5：Virtex-E多點(diǎn)LVDS驅(qū)動(dòng)器的典型階躍響應(yīng)
圖5顯示了Virtex-E多點(diǎn)LVDS驅(qū)動(dòng)器對(duì)圖4中原理圖的典型階躍響應(yīng)。上圖顯示了輸出1,10和20的單端波形，對(duì)應(yīng)于開(kāi)頭，中間的接收器，和多點(diǎn)線(xiàn)的結(jié)束。下圖顯示了從開(kāi)始到結(jié)束沿多點(diǎn)線(xiàn)路的五個(gè)接收器的差分電壓。所有晶振電壓均在接收器的片內(nèi)差分輸入端測(cè)量。所有接收的波形都顯示出相似的特性，幾乎沒(méi)有下沖或過(guò)沖，負(fù)載反射可忽略不計(jì)。
圖6：圖4中原理圖的Virtex-E多點(diǎn)LVDS輸出的典型311Mb/s突發(fā)數(shù)據(jù)響應(yīng)。
圖6顯示了圖4中原理圖的Virtex-E多點(diǎn)LVDS輸出的典型311Mb/s突發(fā)數(shù)據(jù)（或155.5MHz時(shí)鐘）響應(yīng)。單端和差分波形顯示為輸出1,10和20沿多點(diǎn)線(xiàn)。所有接收的波形都顯示出相似的特性，很少或沒(méi)有下沖/過(guò)沖和可忽略的反射。波形的一些平滑發(fā)生在由接收器加載的多點(diǎn)線(xiàn)的長(zhǎng)度上，但衰減很小。即使最后一個(gè)接收器在其他19個(gè)接收器之后在50英寸線(xiàn)的末端看到近400mV的峰值。Virtex-E多點(diǎn)LVDS的出色性能可歸功于其匹配的源阻抗和源上的上升時(shí)間減少電容CSLEW.Virtex-E多點(diǎn)LVDS驅(qū)動(dòng)器與美國(guó)國(guó)家半導(dǎo)體的LVDS接收器完全兼容和其他公司。Virtex-EFPGA發(fā)送和接收多點(diǎn)LVDS。對(duì)于-7Virtex-E速度等級(jí)，最大數(shù)據(jù)速率為311Mb/s或155.5MHz時(shí)鐘.Virtex-ELVDS驅(qū)動(dòng)器由于其匹配的源阻抗，與其他現(xiàn)成LVDS驅(qū)動(dòng)器相比，可顯著改善信號(hào)完整性哪個(gè)系列終止傳輸線(xiàn)并最大限度地減少源反射。在8.25ns（50英寸）的電氣長(zhǎng)度下，最多20個(gè)LVDS接收器可以進(jìn)行可靠的數(shù)據(jù)傳輸，僅受PCB走線(xiàn)中趨膚效應(yīng)損耗的限制。利用LVDS的Virtex-EFPGA消除了昂貴的TTL-LVDS驅(qū)動(dòng)器和LVDS-TTL接收器，減小了電路板面積，減少了信號(hào)延遲偏差，同時(shí)可靠地在芯片，電路板，機(jī)箱和外設(shè)之間長(zhǎng)距離傳輸高速數(shù)據(jù)和時(shí)鐘。
附錄A：Virtex-Emulti-dropLVDS的PCB布局指南，圖4中Virtex-E多點(diǎn)LVDS電路的印刷電路板布局指南如下：
1）需要具有受控傳輸線(xiàn)阻抗的多層印刷電路板。
2）LVDS驅(qū)動(dòng)器和接收器之間的所有傳輸線(xiàn)應(yīng)參考公共接地層，除非通過(guò)雙絞線(xiàn)等平衡差分傳輸線(xiàn)路。對(duì)于雙絞線(xiàn)和其他平衡線(xiàn)路，利用接地屏蔽，在雙絞線(xiàn)電纜的開(kāi)始和結(jié)束處連接到接地層，以允許共模返回電流。如果沒(méi)有可用的屏蔽連接，請(qǐng)?zhí)貏e注意使用對(duì)稱(chēng)和等長(zhǎng)布線(xiàn)，并確保差分對(duì)上的容性負(fù)載平衡，以防止過(guò)度的共模到差模轉(zhuǎn)換。不要將接地平面分開(kāi)在信號(hào)路徑下，因?yàn)檫@會(huì)導(dǎo)致電感增加導(dǎo)致的大的不連續(xù)性。
3）電阻RS和RDIV應(yīng)靠近Virtex-E多輸出LVDS線(xiàn)路驅(qū)動(dòng)器的Virtex-E輸出。將并聯(lián)終端電阻RT靠近多點(diǎn)線(xiàn)路遠(yuǎn)端的最終LVDS輸入。
4）電容CSLEW應(yīng)靠近電阻RS和RDIV。
5）應(yīng)使用源和目標(biāo)之間的多點(diǎn)LVDS信號(hào)對(duì)的對(duì)稱(chēng)和等長(zhǎng)路由，以最大化共模抑制。沿著多點(diǎn)線(xiàn)和短截線(xiàn)在走線(xiàn)之間的間距最小的情況下布線(xiàn)兩個(gè)LVDS信號(hào)。如果跡線(xiàn)間距小于到接地平面的電介質(zhì)厚度，則必須包括差分阻抗效應(yīng)以確定有效傳輸線(xiàn)阻抗，因?yàn)檑E線(xiàn)阻抗將受到兩條跡線(xiàn)之間的差分阻抗的顯著影響。較寬的間距對(duì)阻抗的影響較小。
6）Virtex-E提供專(zhuān)用的LVDS輸入/輸出對(duì)，用于驅(qū)動(dòng)和接收LVDS。從單個(gè)時(shí)鐘驅(qū)動(dòng)的IOB寄存器提供了同步輸入和輸出的便利點(diǎn)。
Virtex-EFPGA是一種可編程邏輯門(mén)陣列，國(guó)內(nèi)研究的學(xué)者和企業(yè)并不多，目前所擁有的相關(guān)資料基本上都是海外的工程和研究人員提供的，LVDS輸出差分晶振采用Virtex-EFPGA不能是近代才被實(shí)現(xiàn)和實(shí)驗(yàn)，以上資料來(lái)源于Pletronics,Inc.公司網(wǎng)站，如有晶振需求或其他相關(guān)資料，請(qǐng)聯(lián)系金洛鑫電子！
正在載入評(píng)論數(shù)據(jù)...
相關(guān)資訊
- [2024-03-08]IQD晶體尺寸縮小的設(shè)計(jì)效果LFXT...
- [2024-03-07]Golledge衛(wèi)星通信中的頻率控制產(chǎn)...
- [2024-03-07]Golledge工業(yè)自動(dòng)化和控制系統(tǒng)中...
- [2024-03-06]MTI-milliren恒溫晶振222系列振...
- [2024-03-06]MTI-milliren低G靈敏度銫原子鐘...
- [2024-03-05]GEYER高穩(wěn)定性KXO-V93T低功耗32...
- [2024-03-02]NEL為系統(tǒng)關(guān)鍵應(yīng)用程序設(shè)計(jì)和制...
- [2024-01-06]溫補(bǔ)補(bǔ)償振蕩器的原理及特點(diǎn)
業(yè)務(wù)經(jīng)理
客服經(jīng)理
