CMOS和LVCMOS哪種是理想的晶振輸出信號?
來源：http://www.hhamai.cn 作者：金洛鑫電子 2019年05月20
在選擇石英晶體振蕩器時，許多采購和工程會優(yōu)先考慮晶振的輸出信號，CMOS是最常見的一種，而且用途和應(yīng)用范圍也比較廣泛，適用性好。然而常用的就一定適合所有產(chǎn)品嗎？除了CMOS之外，輸出信號還有LVCMOS，HCMOS，LVDS，LV-PECL等，主要根據(jù)不同產(chǎn)品的設(shè)計要求選擇。每一份有源晶振的規(guī)格書里，都會說明該款料號可支持輸出方式有哪些，可以通過供應(yīng)商獲取。
RF工程師將做出的最重要的選擇之一是決定哪種輸出信號最適合他們正在進行的項目。CMOS有許多好處，但這種技術(shù)有不同的變化，有些比某些應(yīng)用更適合某些應(yīng)用。在本文章中，我們將討論低壓互補金屬氧化物半導體的優(yōu)點，也就是所謂的“LVCMOS”。
CMOS和LVCMOS解釋：
CMOS具有許多優(yōu)于其他類型輸出信號的優(yōu)點。CMOS石英晶振通常很便宜，在保持相位噪聲最小的方面表現(xiàn)良好，并且非常適合于數(shù)字電路設(shè)計，特別是那些具有較短跡線長度的設(shè)計。然而，可以提出一個令人信服的論點，即與其他類型的輸出相比，CMOS技術(shù)的最大優(yōu)勢是較低的功率要求。
CMOS集成電路最早是在20世紀60年代開發(fā)出來的，它們的一個顯著特點是它們能夠在比其他電路類型更寬的電源電壓范圍內(nèi)工作-從3到15伏特。隨著時間的推移和技術(shù)的不斷改進，CMOS設(shè)計中的電源電壓也逐漸降低。制造商開始減少其電路設(shè)計的幾何形狀，以降低石英晶體振蕩器成本并提高性能。尺寸的減小必然伴隨著功率使用的進一步減少，使得電阻器可以按預(yù)期運行。這符合向更低功耗設(shè)計邁進的更大趨勢，并且由于CMOS技術(shù)的所有這些縮小，一種新的“低電壓”級CMOS集成電路誕生了。
什么構(gòu)成“低”電壓？聯(lián)合電子器件工程委員會（JEDEC）已經(jīng)為LVCMOS定義了電源電壓和接口標準：
1、3.0V-3.3V.
2、2.5V±0.2V（正常范圍）和1.8V-2.7V（寬范圍）
3、1.5V±0.1V（正常范圍）和0.9V-1.6V（寬范圍）
4、1.2V±0.1V（正常范圍）和0.8V-1.3V（寬范圍）
5、1.0±0.1V（正常范圍和0.7V-1.1V（寬范圍）
LVCMOS輸出信號適合我的應(yīng)用嗎？
LVCMOS輸出信號用于某些低功率醫(yī)療成像設(shè)備，以及便攜式測試和測量設(shè)備，工業(yè)測試設(shè)備以及網(wǎng)絡(luò)和通信系統(tǒng)。LVCMOS有源晶振非常適合無線和有線基礎(chǔ)設(shè)施。
這涵蓋了很多方面。那么，它是您應(yīng)用程序的最佳輸出嗎？
簡短的答案取決于它。具體而言，這完全取決于您的應(yīng)用程序的電源可用性。如果您可以獲得更多功率并且應(yīng)用需要它，那么使用更高電壓的CMOS時鐘可能更有意義。如果您的電源有限并且您正試圖降低電源成本，那么LVCMOS就是您的選擇。
CMOS晶振及其所有變體都有很多優(yōu)點。但是，在設(shè)計階段第一次確定哪個信號輸出時，重要的是要正確。您的決定還取決于您的優(yōu)先級（減少相位噪聲，功率使用等）。這可能是一個艱難的選擇，而錯誤的選擇可能會導致大量浪費的時間和金錢。為了幫助您更輕松地完成此過程，我們整理了一份有用的指南，分析了所有單端和差分輸出類型的優(yōu)缺點。
目前在大部分用戶仍然默認選擇CMOS輸出，除了有更高的產(chǎn)品要求會使用LVCMOS的輸出，如果有低相位抖動和低相位噪聲的設(shè)計需求，則會選LVDS或LV-PECL這兩種差分晶振的信號輸出。不同的領(lǐng)域采用的石英振蕩器類型，和輸出信號不一定一樣，想知道自己的產(chǎn)品適用哪種振蕩器，可聯(lián)系金洛鑫電子0755-27837162。
RF工程師將做出的最重要的選擇之一是決定哪種輸出信號最適合他們正在進行的項目。CMOS有許多好處，但這種技術(shù)有不同的變化，有些比某些應(yīng)用更適合某些應(yīng)用。在本文章中，我們將討論低壓互補金屬氧化物半導體的優(yōu)點，也就是所謂的“LVCMOS”。
CMOS具有許多優(yōu)于其他類型輸出信號的優(yōu)點。CMOS石英晶振通常很便宜，在保持相位噪聲最小的方面表現(xiàn)良好，并且非常適合于數(shù)字電路設(shè)計，特別是那些具有較短跡線長度的設(shè)計。然而，可以提出一個令人信服的論點，即與其他類型的輸出相比，CMOS技術(shù)的最大優(yōu)勢是較低的功率要求。
CMOS集成電路最早是在20世紀60年代開發(fā)出來的，它們的一個顯著特點是它們能夠在比其他電路類型更寬的電源電壓范圍內(nèi)工作-從3到15伏特。隨著時間的推移和技術(shù)的不斷改進，CMOS設(shè)計中的電源電壓也逐漸降低。制造商開始減少其電路設(shè)計的幾何形狀，以降低石英晶體振蕩器成本并提高性能。尺寸的減小必然伴隨著功率使用的進一步減少，使得電阻器可以按預(yù)期運行。這符合向更低功耗設(shè)計邁進的更大趨勢，并且由于CMOS技術(shù)的所有這些縮小，一種新的“低電壓”級CMOS集成電路誕生了。
什么構(gòu)成“低”電壓？聯(lián)合電子器件工程委員會（JEDEC）已經(jīng)為LVCMOS定義了電源電壓和接口標準：
1、3.0V-3.3V.
2、2.5V±0.2V（正常范圍）和1.8V-2.7V（寬范圍）
3、1.5V±0.1V（正常范圍）和0.9V-1.6V（寬范圍）
4、1.2V±0.1V（正常范圍）和0.8V-1.3V（寬范圍）
5、1.0±0.1V（正常范圍和0.7V-1.1V（寬范圍）
LVCMOS輸出信號適合我的應(yīng)用嗎？
LVCMOS輸出信號用于某些低功率醫(yī)療成像設(shè)備，以及便攜式測試和測量設(shè)備，工業(yè)測試設(shè)備以及網(wǎng)絡(luò)和通信系統(tǒng)。LVCMOS有源晶振非常適合無線和有線基礎(chǔ)設(shè)施。
這涵蓋了很多方面。那么，它是您應(yīng)用程序的最佳輸出嗎？
簡短的答案取決于它。具體而言，這完全取決于您的應(yīng)用程序的電源可用性。如果您可以獲得更多功率并且應(yīng)用需要它，那么使用更高電壓的CMOS時鐘可能更有意義。如果您的電源有限并且您正試圖降低電源成本，那么LVCMOS就是您的選擇。
CMOS晶振及其所有變體都有很多優(yōu)點。但是，在設(shè)計階段第一次確定哪個信號輸出時，重要的是要正確。您的決定還取決于您的優(yōu)先級（減少相位噪聲，功率使用等）。這可能是一個艱難的選擇，而錯誤的選擇可能會導致大量浪費的時間和金錢。為了幫助您更輕松地完成此過程，我們整理了一份有用的指南，分析了所有單端和差分輸出類型的優(yōu)缺點。
目前在大部分用戶仍然默認選擇CMOS輸出，除了有更高的產(chǎn)品要求會使用LVCMOS的輸出，如果有低相位抖動和低相位噪聲的設(shè)計需求，則會選LVDS或LV-PECL這兩種差分晶振的信號輸出。不同的領(lǐng)域采用的石英振蕩器類型，和輸出信號不一定一樣，想知道自己的產(chǎn)品適用哪種振蕩器，可聯(lián)系金洛鑫電子0755-27837162。
正在載入評論數(shù)據(jù)...
相關(guān)資訊
- [2024-03-04]Jauch的40MHz的石英毛坯有多厚？...
- [2023-09-21]Skyworks領(lǐng)先同行的綠色生產(chǎn)標準...
- [2023-06-28]適合于超聲波的6G常用低成本貼片...
- [2020-07-13]應(yīng)用到晶振的質(zhì)量因數(shù)Q數(shù)字方程...
- [2020-07-03]多晶振蕩器的存在與作用還有多少...
- [2020-06-29]何時使用Oscillator與時鐘才最合...
- [2020-06-24]組成TCXO振蕩器的5個核心元器件...
- [2020-06-08]Cardinal壓控振蕩器的鎖相環(huán)基礎(chǔ)...
業(yè)務(wù)經(jīng)理
客服經(jīng)理
